以下是华邦电子一些半导体结构及其制造方法专利：

专利号 CN115172369B3

• 申请日期：2021 年 4 月
• 技术要点：从专利名称来看，其涉及半导体结构及制造方法的创新，这种创新可能体现在半导体结构的设计优化以及制造流程的改进等方面，从而提高半导体器件的性能和生产效率等。

专利号 CN118843308A1

• 申请日期：2023 年 5 月
• 技术要点：制造方法是先对基板执行第一刻蚀制造工艺形成第一沟槽，接着在第一沟槽表面顺应性地形成顺应层，然后沿着第一沟槽对基板执行第二刻蚀制造工艺形成第二沟槽，且由于顺应层比基板有更高刻蚀抗性，使得第二沟槽顶部宽度大于第一沟槽底部宽度，以此维持主动区所需线宽大小，最终改善存储器装置的良率以及性能 。

专利号 US20230317520A1

• 申请日期：2023 年 6 月 8 日
• 技术要点：先形成定义单元区域的第一有源区以及定义外围区域的第二和第三有源区，并在这些有源区上形成第一介电层。然后在第一介电层中创建由围绕对应第二有源区的介电区的腔区组成的图案化区域，接着向腔区添加填充层、覆盖层和第二介电层。之后形成穿透上述层的第一接触孔和至少一个第二接触孔，第一接触孔暴露第一有源区的一部分，第二接触孔替换介电区并暴露第二有源区的一部分，最后将金属层填充到这些接触孔中，并在第三有源区上形成栅极结构，通过精确形成有源区、介电层、接触孔以及添加阻挡层和金属层，提高了半导体结构的效率和性能。

专利号 US20230317781D4

• 申请日期：2023 年 6 月 8 日
• 技术要点：先提供材料层并在其上形成第一掩模层，接着在第一掩模层上形成核心图案，然后在核心图案上共形地形成间隔物材料层，并对间隔物材料层进行回蚀工艺，去除位于核心图案两端的部分间隔物材料层以形成间隔物结构，每个间隔物结构包括合并间隔物和非合并间隔物。之后去除核心图案，形成第一图案化掩模层以覆盖部分合并间隔物并暴露另一部分合并间隔物和非合并间隔物，最后以第一图案化掩模层和间隔物结构为掩模，将第一掩模层图案化为第二图案化掩模层，该方法有助于提高半导体制造的精度和效率。