胜微的 MAX‑SAW 滤波器制造工艺，核心在于POI 复合衬底搭建 + 高精度微纳加工 + 晶圆级封装三位一体，其 6 英寸芯卓产线已实现月产能 1 万片、良率超 90% 的规模化量产，是国内唯一打通滤波器 “材料 — 制造 — 模组” 全链自主的工艺体系。

一、核心工艺平台与产能布局

• 6 英寸 SAW 专属产线（芯卓半导体）定位 MAX‑SAW 与高端滤波器，一期月产能 1 万片，二期规划 1.6 万片 / 月（2026 年 Q4 达产），主打双工器 / 四工器、单芯片多频段滤波器。
• 12 英寸 IPD 工艺平台联动 6 英寸产线，用于高频辅助滤波器与射频模组异构集成，可推动模组成本再降 30%+。
• 工艺定位轻晶圆厂（Fab‑Lite）模式，自建产线保障供应链安全与工艺定制化，良率稳定在 90% 以上，6 英寸晶圆累计出货已超 10 万片。

二、全流程工艺解析（8 大核心环节）

1. POI 衬底制备（工艺基石）

MAX‑SAW 的核心差异化，采用压电单晶 / 氧化硅复合（POI）衬底，结构为 “硅基底 + 氧化埋层 + 压电层” 三明治。

• 材料选型：以硅晶圆为基底，沉积高结晶质量压电层（如钽酸锂 LiTaO₃、氮化铝 AlN，厚度 0.5–2μm）与 SiO₂绝缘层。
• 核心工艺：射频磁控溅射 / 脉冲激光沉积（PLD）成膜→高温退火优化晶体取向→背面研磨减薄至 100–150μm（提升散热）。
• 关键控制：多层膜应力匹配、晶格一致性，避免薄膜开裂，保障 Sub‑3GHz 频段声波限制能力。

2. 布拉格反射层搭建（声波约束核心）

在压电层表面交替沉积高低声速材料（如 W/Mo 与 SiO₂/SiN），形成 5–10 层布拉格反射结构，每层厚度精准控制为 λ/4（λ 为声波波长）。

• 工艺方式：电子束蒸发或 CVD 沉积，膜厚均匀性误差＜1%。
• 作用：强化声波垂直约束，减少能量泄露，显著提升带外抑制与品质因数（Q 值），这是其性能接近 BAW 的关键。

3. 电极图形化（IDT / 反射栅制备）

• 核心结构：叉指换能器（IDT）+ 反射栅，线宽≤2μm，需适配高频声波波长。
• 工艺流程：深紫外光刻（DUV）定义图案→Al/Cu 金属溅射→剥离（Lift‑off）成型→退火优化电极附着力。
• 精度要求：电极边缘光滑度、间距一致性直接影响插入损耗与信号纯度，需高精度光刻设备支撑。

4. 高精度刻蚀与三维成型

• 工艺选择：反应离子刻蚀（RIE）或电感耦合等离子体刻蚀（ICP）。
• 控制要点：刻蚀深度精度 ±50nm，避免损伤底层压电材料；形成空腔 / 台面结构，优化声波传播路径。
• 难点：多层膜系刻蚀偏差控制，需匹配不同材料的刻蚀速率。

5. 钝化与表面优化

• 工艺动作：PECVD 沉积 SiN 钝化层（厚度 0.1–0.5μm）。
• 双重作用：防止电极氧化与外界污染，同时优化声表面波传播特性，降低插入损耗波动。

6. 晶圆级测试（WAT）

• 测试项目：插入损耗、带外抑制、频率温度系数、谐振频率。
• 标准：损耗精度 ±0.5dB，频率精度 ±1MHz，筛选合格芯片，为后道封装兜底。

7. 减薄与切割

• 背面减薄：将 POI 衬底从 500μm 减至 100–150μm，提升散热能力。
• 切割方式：激光切割或刀片切割，精度 ±10μm，避免芯片边缘崩裂。

8. 先进封装（CSP/WLP）

• 主流方案：芯片级封装（CSP）或晶圆级封装（WLP），适配手机轻薄化需求。
• 关键工艺：凸点制备→底部填充→回流焊→模组异构集成（与开关、LNA、PA 协同）。
• 亮点：引入倒装工艺替代传统打线，优化应力释放路径，可将模组面积缩小 40% 以上。

三、核心工艺优势与挑战

核心优势

1. 全链自主：从 POI 衬底、滤波器制造到模组封装，国内唯一闭环，摆脱进口供应链依赖。
2. 性能对标 BAW：POI 衬底 + 布拉格反射层，Sub‑3GHz 插入损耗≤1.5dB，带外抑制＞45dB，温度稳定性优异。
3. 成本与良率双优：自产 POI 衬底成本较进口低 40%+，6 英寸产线良率超 90%，规模效应持续释放。
4. 模组协同：滤波器与 L‑PAMiD、WiFi7 模组同步设计，集成度与交付效率领先同行。

核心挑战

1. 材料工艺门槛：POI 衬底多层膜应力控制、结晶质量优化难度高，需长期工艺积累。
2. 高精度设备依赖：深紫外光刻、ICP 刻蚀等核心设备仍需进口，成本与供应链弹性待提升。
3. BAW 技术追赶：毫米波（＞3.5GHz）频段工艺尚未成熟，需突破高频率声波约束与高温可靠性。

四、工艺迭代与未来规划

• 2026–2027 年：推进 BAW/FBAR 工艺流片，瞄准毫米波与旗舰机需求；升级 12 英寸产线，提升高频滤波器产能。
• 车规拓展：完成 AEC‑Q100 认证，优化宽温（‑40℃~125℃）工艺与可靠性。
• 异构集成深化：推动滤波器与开关、PA、LNA 的三维堆叠，进一步提升模组集成度与单机价值量。