Altera 器件的开发. 术语 定义 自适应逻辑模块, (ALM) 某些 Altera 器件使用的逻辑构建模块,它提供了一些高级功能并优化了逻辑利用效率. ALM 含有基于查找表 (LUT) 资源的变化,可以提供两大组合自适应 LUT (ALUT) . LE 是一种基于 4 输入查找表的结构,通过比较它的数量来表示器件的逻辑容量. 驱动整个器件的全局时钟,用作 ALM,DSP 模块,TriMatrix 存储器模块以及锁相环 (PLL) 等功能模块的低偏移时钟源.请参考局部时钟和专用时钟,了解时钟网络的详细信 息.

某些 Altera 器件使用的逻辑构建模块,包括 4 输入查找表 (LUT),可编程寄存器和进位 链连接等.请参考器件手册,了解详细信息. 与逻辑单元相似,这是 MAX 系列 CPLD 中对逻辑容量的表示方式. MLAB 是两用模块,可以配置为普通逻辑阵列模块或者存储器模块 .

等价逻辑单元 (LE) 全局时钟网络 LE 宏单元 存储器逻辑阵列模块 (MLAB) 片内匹配 (OCT) 支持驱动阻抗匹配和串联匹配,避免了使用外部电阻,提高了信号完整性,简化了电 路板设计.通过 Quartus II 软件配置片内串联,并联和差分匹配电阻. 外部时钟 外部时钟 (PCLK) 是分布在器件外围的独立时钟网络.PCLK 可以用来替代通用布线资源 来完成信号的输出输入. 这一功能包括 Altera 的自适应散射引擎和热插拔功能,您可以利用它随时改变背板卡 的位置,不需要手动配置背板均衡设置. 这一特性自动优化逻辑,DSP 和存储器模块,以最低功耗满足所需要的性能.只有关键 通路逻辑模块采用高性能模式;所有其他模块处于低功耗模式. 您可以利用这一功能在器件工作时对 MAX II 器件进行编程.器件再次上电时,现有设 计才会被新设计所替代.这样,您可以随时对 MAX II 器件进行现场更新,不会影响整 个系统的工作. 即插即用信号完整性 可编程功耗技术 实时在系统编程 (ISP) 局部时钟 局部时钟位于器件的各个分区中,它可使逻辑具有最低的时钟延时。

关注此文还关注过

阿尔特拉将光缆直接连接到封装上的好处

Altera,Altera半导体工业踏上一个新的里程碑

Altera WiMAX技术的商业应用有何预测?