华邦电子数字稳压器的芯片设计流程

华邦电子数字稳压器的芯片设计流程复杂且严谨。首先是需求分析，确定数字稳压器的功能和性能要求，包括输入输出信号的格式、数据处理的算法和计算精度等。接着进行电路设计，根据需求分析设计数字电路的逻辑结构和电路图，包括各种逻辑门、寄存器、时钟等电路元件。然后是物理布局，将电路设计转换为具体的芯片布局，包括晶体管、连线、电源和接口等元素的布局。之后进行电路验证，对数字电路进行仿真和验证，确保其符合设计要求和性能指标。芯片设计工程师需要将算法工程师选定的算法描述成 RTL，芯片验证工程师则需要根据算法工程师选定的算法设计测试向量，对 RTL 做功能、效能验证，数字实现工程师需要根据算法工程师和设计工程师设定的目标 PPA 将 RTL 揉搓成 GDS。

华邦电子数字稳压器芯片的设计流程一般包括以下步骤：

需求分析：明确数字稳压器芯片的功能、性能要求，如输入输出电压范围、精度、负载电流等。
算法或硬件架构设计与分析：系统架构师将市场需求转化为芯片的规格指标，形成详细的规格说明书。说明书涵盖芯片的功能、性能、尺寸、封装和应用等内容。同时，根据芯片特点进行区域划分和功能规划，确定不同单元的联结方式及整体设计方向。此步骤需考虑工艺实现的可能性以及与产业链后端的合作，涉及的算法构建可能会用到编程语言如 Matlab、C++、C、SystemC、SystemVerilog 等。
RTL 代码实现：设计工程师依据架构设计结果，使用 Verilog HDL 或 VHDL 等硬件描述语言实现电路功能。
编码检查与分析：利用编码检查工具（如 Synopsys 的 Spyglass）检查代码错误，确保代码不会出现歧义导致实现结果与设计目的不一致。其中，lint 检查可检测编译器编译过程中的错误并关联多文件进行检查和分析；cdc 检查针对电路设计中的同步电路部分，避免因不同时钟域控制导致电路出现亚稳态。
功能验证：借助数字仿真器验证芯片设计与预定设计需求的相符性，主要验证电路设计逻辑功能的正确性。此阶段常用的 EDA 工具包括 Mentor（西门子 EDA）的 Modelsim、Synopsys 的 VCS 和 Cadence 的 NC-Verilog 等。为确保芯片稳定性，该过程可能会持续数月。
逻辑综合：通过逻辑综合工具（如 Synopsys 的 Design Compiler 或 Cadence 的 Genus）将 RTL 代码转换为实际后端使用的网表。网表包含了 RTL 中的所有逻辑信息，其质量对芯片的布局布线起决定性作用。综合过程需考虑工艺的电特性和物理特性等因素，以实现性能、功耗和面积的优化。
布局布线：使用布局布线工具（如 Cadence 的 Innovus 或 Synopsys 的 ICC）将网表转化为 GDSII 流格式，确定各种功能电路的摆放位置。该步骤包括布局规划、功能电路摆放、时钟综合、优化、布线和工程变更等，需确保各个模块满足时序和物理制造的要求。
静态时序分析：利用静态时序分析软件（如 Synopsys 的 PrimeTime 或 Cadence 的 Tempus 等）进行芯片后端设计的重要步骤。模拟各种元器件间的互联和不同状况的仿真，找出存在的问题，确保芯片设计中所有路径满足内部时序单元对建立时间和保持时间的设计要求，同时满足电平跳变时间、电容、噪声等要求。此步骤需制定整个芯片的时序约束文件，选择芯片 signoff 的 corner 以及全芯片的 timing eco 流程。
物理验证：这是流片前的重要事项，需检查到器件底层，避免物理验证错误导致芯片生产失败。
芯片测试：对制造完成的芯片进行测试，检查其功能和性能是否符合设计要求。
芯片发布：将通过测试的芯片发布到市场上，供用户使用。

商品分类