HCS12X内核,16位HCS12X CPU,中断堆栈和编程器模型与 HCS12 相同,可以向上与HCS12的指令集兼容,增强型变址寻址,增强型指令集,指令队列。
DBG(调试模块可监控 HCS12X CPU 和 XGATE 总线运行),BDM(背景调试模式),MMC(模块映射控制),INT(中断控制器),EBI(外部总线接口)。
XGATE外设协处理器,闪存 EEPROM、外围模块和 I/O 端口之间的数据传输PIT 周期中断定时器,通过在外围模块、RAM 和 I/O 端口之间提供的调整数据处理和传输能力,该并行处理模块可减少 CPU 的负载。
低噪音/低功率 Pierce 振荡器,在“停止”(STOP) 模式下快速唤醒,PLL,CRG,COP 看门狗,实时中断,时钟监控。
PIT 周期中断定时器,暂停周期在 1 和 2 24 总线时钟周期之间可选,四个带有暂停周期的定时器。
更多精彩请您关注:
.eb68a87.png)
.8d1291d.png)
.3808537.png)
.2fc0a9f.png)