飞思卡尔8位定时器模块的结构:MTIM的结构如图7—2所示,计数器的时钟源可以通过寄存器的CLKS位设置,在四者之中任选一种。这4种时钟源分别为总线时钟BUSCLK、系统固定时钟XCLK、外部PTA5输入的TCLK的上升沿或下降沿。紧跟时钟源选择之后为可编程时钟分频器(通过设置PS位),然后是MTIM的中心部件——8位计数器MTIMCNT,计数器的清除与启停控制为TRST和TSTP。
与计数器协同工作的是一个8位比较器,该比较器将计数器的数值MTIMCNT与一个8位的辅助寄存器MTIMMOD的数值时刻进行比较,以决定是否有溢出或匹配事件发生,如果有则设置TOF溢出标志,在中断允许TOIE设置的前提下向CPU提请中断。
阅读更多请您关注;
.eb68a87.png)
.8d1291d.png)
.3808537.png)
.2fc0a9f.png)