飞思卡尔内部时钟源工作模式切换:内部时钟源一共有7种工作模式,这些工作模式之间的切换状态见图3—8。主要4种模式FEl、FEE、FBl、FBE之间是可以随意切换的,其中的两种低功耗模式FBILP、FBELP只能在与之对应的非低功耗模式之间才能随意切换。在这些模式之间切换时,需要注意如下问题:

①如果要使用FLL,需要配置RDIV位,以保证FLL的输入范围在3 1.25~39.0625kHz之间;

②CLKS与IREFS之间存在一定的联动关系,如果CLKS为00(即FLL被选择为时钟源),IREFS可能为1或为0;但如果CLKS为Ol,IREFS就应该为l;CLKS为1 0,IREFS就应该为O。

③低功耗除了受LP控制之外,还必须保证BDM不活动,因为BDM需要用到FLL的输出。

④进入停止模式时,如果IRCLKEN和IREFSTEN置位,则ICS的输出ICSIRCLK仍然活动;相同的,如果ERCLKEN和EREFSTEN置位,则ICS的输出ICSERCLK也仍然活动。

⑤在不同模式之间进行切换时,如果新选择的时钟不存在,则单片机会工作在切换前的状态下o

⑥在FLL被跳过的模式下,如果某时刻需要切换到FLL模式,因为FLL锁定需要时间,建议FLL不要工作于低功耗模式,即LP不要置位,以保证切换迅速、稳定。

⑦ICS将FLL的输入时钟(3 1.25~39.0625 kHz)以名字ICSFFCLK输出,该信号可被外设如定时器使用。ICS同时提供一个指示信号ICSFFE(控制Fixed Frequency Clock的输出,见图3—3),表示主输出ICSOUT是否为信号ICSFFCLK的4倍以上。针对FLL被使能的情形下,曲于锁频环将输入信号ICSFFCLK固定5 1 2倍频,即使经过BDIV分频(最大8分频),IC.$OUT也一定是ICSFFCLK的64倍以上,此时指示信号ICSFFE恒定为“l",对于FLL被跳过的情形下,则信号ICSFFE受两个分频器RDIV和BDIV的控制,分频器RDIV和BDIV控制保证IGSFFE为高电平的情形如表3—4所示。

更多精彩请您关注:

飞思卡尔单片机电源电路设计

飞思卡尔单片机时钟电路设计

飞思卡尔内部时钟源结构介绍

freescale代理