与SPl接口相关的寄存器

1.SPl控制寄存器——SPCR

·Bit 7——SPIE:SPl中断使能

置位后,只要SPSR寄存器的SPIF和SREG寄存器的全局中断使能位置位,就会引发SPI中断。

·Bit 6——SPE:SPl使能

SPE置位将使能SPl。

·Bit 5——DORD:数据次序

DORD置位时数据的LSB首先发送;否则,数据的MSB首先发送。

·Bit 4——MSTR:主/从选择

MSTR置位时选择主机模式,否则为从机。如果MSTR为“l”,SS配置为输人但被拉低.则MSTR被清零,寄存器SPSR的SPIF置位。用户必须重新设置MSTR进入主机模式。

·Bit 3——CPOL:时钟极性

CPOL为高表示空闲-1 8寸SCK为高电平;CPOL为低表示空闲时SCK为低电平.

传输格式如图2—58和图2—5 9所示。

·Bit 2——CPHA:时钟相位

CPHA决定数据是在SCK的起沿采样还是在SCK的结束沿采样.

·Bits l,O——SPRl,SPR0:SPl时钟速率选择l和0

确定主机的SCK速率。SPRl和SPR0对从机没有影响。SCK和振荡器的时钟频率fosc关系见表2—43。

更多信息请关注

激光二极管

同步串行通信SPI

各种二极管作用

激光的产生机理

半导体激光二极管

在应用区和Boot区之间移动中断