寄生双极型晶体管的存在对功率 MOS 管击穿电压的影响,可以通过短接N+源区和P 扩散区的方法来改善。N+和 P 区短接的作用可以减小寄生双极型晶体管的发射极注入效率,削弱诱发寄生双极型晶体管二次击穿的条件,并使寄生管的工作电压由 BUCE0增加到 BUCB0,即 P 扩散区和N 漂移区的击穿电压值,从而增大了器件安全工作区的范围。但是 N+和 P 区采用短路结构必然要增加光刻步骤和损失一点芯片有效面积。

功率 MOS 晶体管栅和衬底间的氧化膜在栅-源电压过高时将发生介电击穿,即栅击穿。栅击穿造成栅极和栅氧化层下面的硅短路,导致器件永久破坏。通常,热生长二氧化硅的介电强度在5108V cm 范围,氧化层厚度为1500 A 时的击穿电压约在 100V 以上,对实际工作栅电压一般不会构成限制。但是,考虑到热生长二氧化硅的击穿电压不仅与厚度有关,还与衬底掺杂的浓度、温度等因数有关,而且由于 MOS 结构电容的绝缘电阻极高,电容量较小,一旦感应上电荷就很难释放,栅电容储存电荷形成高压导致栅氧化层击穿的可能极大,这才是栅击穿常发生在实际电压并不很高情况下的主要原因。