【电子街资讯】PCB器件特殊引脚的处理
在线测试时必须对器件的一些特殊引脚进行以下处理。
①为了加强数字测试的隔离效果,减少反驱动对数字器件的损坏,Enable,Set,Reset,
Clear和三态控制脚等引脚不能直接连接至电源或地,必须接一个上拉或下拉电阻(不小于470f1),典型值为lkΩ。
②对于时序电路中的元件的复位、预置端,即使在电路中不用,也要留下测试点,这样可以提高时序电路的初始状态的预置能力,简化测试过程。如果需要接地或接电源,则应
按照上述的规定进行设计。
③所有的Flash Memory、FPGA、CPLD等需要在线编程的器件必须在所有的引脚上留出测试点。测试点的大小间距按照上面的规定进行设计。
有共用电路的不同器件应分别控制,如图13-7所示。
④尽量选择具有边界扫描测试BST(Boundary Scan Test,BST)的Ic,并在使用中满足以下要求。
·如果单板上有两个或两个以上的边界扫描芯片,必须形成一个单一的边界扫描链。如图13--8所示,所有芯片的TCK、TMS、TRST(若有的话)应连在一起。
·第一块芯片的TDO连第二块的TDI,依次类推,直至最后一片。
·如图13-8所示,CTDI,CTCK,CTMS,CTRST网络上均接有上拉或下拉电阻,避免引脚悬空,典型电阻值取1kQ。
·在图13—8中有图箭头处,均须设置测试点。
·在两个有边界扫描功能的芯片之间存在一些非边界扫描芯片.如果这些非边界扫描 芯片的逻辑不复杂(例如,74系列的中小规模逻辑芯片)。则这些与边界扫描芯片相连的非边界扫描芯片的引脚可以不加测试点。
·按如图13.8所示的连接方式进行布线.如果埘电路助能有影响.可以将每一个带有 边界扫描的lC的TDl,TDO,TCK,TMS和TRST(若有的话)分别连出并设测试点,测试时可以对每一个带有边界扫描的IC单独进行测试,或通过夹具连成图l 3—8的形式进行测试。
.eb68a87.png)
.8d1291d.png)
.3808537.png)
.2fc0a9f.png)