飞思卡尔内部时钟源结构介绍:该单片机的内部时钟源模块(The Internal Clock Source,ICS)是比较有特色的,除了一般单片机所具有的外部时钟配置(时钟或低成本晶体振荡器)、可编程内部时钟参考(32kHz)之外,还有一个锁频环(Frequency—Iocked Loop,FLL),锁频环的输入信号可以来自外部,也可以来自内部参考,锁频环的输出与外部时钟和内部参考时钟三者之一通过一个可编程分频器(Reduced Bus Divider,BDIV)最终得到内部时钟源模块的最主要输出ICSOUT,总线时钟为ICSOUT的二分频。时钟源模块内部结构以及输出时钟的应用情况参见图3—2和图3—3。

更多精彩请您关注:

MC9S08QG8单片机引脚功能

飞思卡尔单片机电源电路设计

飞思卡尔单片机时钟电路设计

freescale代理