【电子资讯】IDT针对系列PCIExpress计时出的解决方案
IDT公司(Integrated Device Technology, Inc.) PCI Express(PCIe)计时解决方案,扇出缓冲器、零延迟缓冲器、时钟和抖动衰减器。所有这些器件均符合 PCIe 规范 1.0(第一代)和/或 2.0(第二代)。IDT PCIe 器件适用于服务器.
服务器
服务器是指在网络环境下运行相应的应用软件,为网上用户提供共享信息资源和各种服务的一种高性能计算机,英文名称叫做Server。存储、通信和消费市场,涵盖需要设计和生产一流的基于 PCIe 产品的全部基于计时的产品,包括网络交换机和集线器、机器视觉系统和通信控制应用,即任何要求超高速的串行数据传输的产品。IDT PCIe 扇出缓冲器.
缓冲器
缓冲器是种保持加、卸试验力平稳,或减缓试样断裂时冲击的装置。它可以弥补不同数据处理速率速度差距,也可以起到缓冲避震作用,及起到实现数据传送同步的作用等。它涉及的领域非常广泛,有电信设备、数控处理、生化科技、系统安全等。它在不同的领域有着不同的名称,其中常见的有寄存缓冲器、汽车弹簧缓冲器(缓冲胶)、电梯缓冲器等。它分常用缓冲器(常说缓冲器)和三态缓冲器。
通过缓冲和提供多个主时钟信号,隔离主系统时钟。全部缓冲器均有符合PCIe 规范的差分主时钟信号电平(HCSL)输出。IDT 的扇出缓冲器产品组合涵盖从 4 到 21 个输出的器件。IDT 的缓冲器可在商用和工业温度范围工作,用于恶劣的工厂车间环境的系统。
IDT 零延迟缓冲器集成了锁相环PLL
PLL
pll是锁相环(Phase-Locked Loop)的英文简称,用来使外部的输入信号与内部的振荡信号同步。pll是用于振荡器中的反馈控制电路。可利用多路输出驱动多个负载,重建输入时钟信号。器件中的延迟可以调节,有利于实现负载时钟信号计时的精确控制,从而实现输!
入时钟的同步备份。对于防止随机逻辑进入竞争状态,精密时钟边沿的放置尤其重要 ---- 其中的时钟和数据边沿非常接近,以致逻辑门无法辨别正确的逻辑状态。零延迟缓冲器产品组合包括多达 12 个输出的器件,这些元件可用于商用和工业温度范围。IDT 时钟可为 FPGA。
FPGA
现场可编程逻辑门阵列(FPGA, Field Programmable Gate Array),是一个含有可编辑元件的半导体设备,可供使用者现场程式化的逻辑门阵列元件。FPGA是在PAL、GAL、CPLD等可编辑器件的基础上进一步发展的产物。和嵌入式微处理器的集成 PCIe 端口提供“心跳信号”或参考时钟。所有这些集成了振荡器
振荡器
振荡器是收发设备的基础电路,它的作用是产生一定频率的交流信号,是一种能量转换装置——将直流电能转换为具有一定频率的交流电能。
的器件均已供货,振荡器采用 14.318MHz 或25MHz 的低成本晶体。这些器件还可以接受单端参考时钟输入,并在100MHz的标准 PCIe 频率下将它转换成为符合第一代(86 皮秒 [ps] 峰-峰)或第二代(3.1 皮秒均方根相位抖动)抖动规范的 PCIe 差分输出。某些器件还可以输出其他共用 PCIe 频率,包括 125MHz 和 250MHz,有时可用于 PCIe 物理层接口方案。这些器件还内置了展频能力,增加了 EMI,将调频减少到时钟合成器.
时钟合成器
时钟合成器是完全可定制的独立解决方案,为高性能应用提供参考时钟,以取代客户之前常用的晶振和 SAW 振荡器。此外时钟合成器灵活的可配置输出,使得一颗时钟合成器就可以配置输出所需的好几个频点,在10GB 以太网、PCI Express、光纤通道和 SONET 接口等应用中,一颗 时钟合成器可以替代客户之前用的多颗晶振的方案。
的基本功能。
IDT 抖动衰减器集成了锁相环以重建 PCIe 时钟,降低固有抖动或噪声。在一些 PCIe 系统中,PCIe 时钟是由相对高的相位噪声 PLL 频率合成器生成的。在这些系统中,抖动衰减器件可用来减少时钟合成器和系统板的高频随机和决定性抖动元件。抖动衰减器PLL环路带宽设置的相对较低(500KHz 至 1MHz),有利于器件在降低抖动的同时传递展频。IDT 抖动衰减器产品组合有 2 至 6 个输出,可用于商用和工业温度范围。
电子街更多推荐
.eb68a87.png)
.8d1291d.png)
.3808537.png)
.2fc0a9f.png)