端口A,端口B的第2功能为外部存储器接口的低字节地址以及数据,如表2-4,表2-5所列所列。

引脚配置如下:

>OC2/OClC,Bit 7

OC2,输出比较匹配模块的输出:PB7可以作为T/C2输出比较模块的输出。此时引脚必须配置为输出(DDB7设置为“l”)。OC2引脚也是PWM模式的输出引脚。0CI C,输出比较匹配C模块的输出:PB7可以作为T/Cl输出比较C模块的输出。此时引脚必须配置为输出(DDB7设置为“l”)。OClC也是PWM模式的输出引脚。

>OClB,Bit 6

OClB,输出比较E_gg B模块的输出:PB6可以作为T/Cl输出比较8模块的输出。此时引脚必须配置为输出(DDB6设置为“l”)。OClB也是PWM模式的输出引脚。

>OCl A,Bit 5

OCl A,输出比较匹配A模块的输出:PB5可以作为T/Cl输出比较A的输出。此时引脚必须配置为输出(DDB5设置为“l’’)。OCl A也是PWM模式的输出引脚。

》OC0,Bit 4

OC0,输出比较匹配模块的输出:PB4可以作为T/C0输出比较模块的输出。此时引脚必须配置为输出(DDB4设置为“l’’)。OC0也是PWM模式的输出引脚。

>MIS0——端El B,Bit 3

MIS0:SPl通道的主机数据输入,从机数据输出。当工作于主机模式时,不论DDB3设置如何,这个引脚都将设置为输入。当工作于从机模式时.这个引脚的数据方向由DDB3控制。设置为输入后,上拉电阻由PORTB3控制。

>MoSl——端口8,Bit 2

MOSl:SPl通道的主机数据输出,从机数据输入。当工作于从机模式时.不论DDB2设置如何,这个引脚都将设置为输入。N-r_作于主机模式时,这个引脚的数据方向由DDB2控制。设置为输入后,上拉电阻由P()RTB2控制。

>SCK——端口8,Bit l

SCK:SPl通道的主机时钟输出,从机时钟输入。当工作于从机模式时,不论DDBl设置如何,这个引脚都将设置为输入。当工作于主机模式时,这个引脚的数据方向由DDBl控制。设置为输入后,上拉电阻由PORTBl控制。

>SS——端口8,Bit 0

SS:从机选择输入。当工作于从机模式时,不论DDB0设置如何,这个引脚都将设置为输入。当工作于主机模式时,这个引脚的数据方向由DDB0控制。设置为输入后,上拉电阻由PORTB0控制。表2—3和Table32将端口B的第2功能与图2—1 4的重载信号关联在了一起。SPIMSTR INPUT和SPI SLAVE OUTPUT构成了MISO信号,而MOSI可以分解为SPI MSTR OUTPUT和SPI SLAVE INPUT。

电子街推荐您阅读:

基于通用数字I/O的端口

数字输入使能和睡眠模式 

端口的第2功能